

(19)日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-232079

(43)公開日 平成11年(1999) 8月27日

(51)Int.Cl.<sup>6</sup>

G 0 6 F 7/00  
17/50

識別記号

F I

G 0 6 F 7/00  
15/60

E

6 5 4 Z

審査請求 未請求 請求項の数 2 O L (全 12 頁)

(21)出願番号 特願平10-32673

(22)出願日 平成10年(1998) 2月16日

(71)出願人 000005496

富士ゼロックス株式会社  
東京都港区赤坂二丁目17番22号

(72)発明者 山田 紀一

神奈川県足柄上郡中井町境430 グリーン  
テクノikai富士ゼロックス株式会社内


(74)代理人 弁理士 佐藤 正美

(54)【発明の名称】 情報処理システム

(57)【要約】

【課題】 少なくとも処理の一部が、プログラマブル論理回路で処理される情報処理システムにおいて、アプリケーションプログラムを高速に処理することができるプログラマブル論理回路の構成方法を提供する。

【解決手段】 処理を前記プログラマブル論理回路に再構成する回路情報で記述したハードウェアモジュールを、情報処理システム内記憶装置、または、ネットワーク上の記憶装置から取得して、プログラマブル論理回路に再構成するものである。プログラム中で処理順序が連続する複数のハードウェアモジュールの組み合わせを検出し、その組み合わせによる結合回路が、プログラマブル論理回路に同時に構成可能かを判定する。その判定の結果、プログラマブル論理回路に同時に構成可能な、処理順序が連続する複数のハードウェアモジュールを結合して1つの新ハードウェアモジュールを生成し、情報システム内記憶装置に格納し、それによりプログラマブル論理回路をコンフィギュレーションできるようにする。



## 【特許請求の範囲】

【請求項1】アプリケーションプログラムにより実行される複数の処理の少なくとも一部分の処理を、プログラマブル論理回路で処理するものであって、前記処理を前記プログラマブル論理回路に再構成する回路情報で記述したハードウェアモジュールを、情報処理システム内記憶装置、または、ネットワーク上の記憶装置から取得して、前記プログラマブル論理回路に再構成するようにする情報処理システムにおいて、

前記アプリケーションプログラム中で処理順序が連続する複数のハードウェアモジュールの組み合わせを検出する検出手段と、

前記検出手段で検出された処理順序が連続する複数のハードウェアモジュールの組み合わせによる結合回路が、前記プログラマブル論理回路に同時に構成可能かを判定する判定手段と、

前記判定手段で前記プログラマブル論理回路に同時に構成可能な、前記処理順序が連続する複数のハードウェアモジュールを結合して1つの新ハードウェアモジュールを生成し、前記情報システム内記憶装置に格納する結合ハードウェアモジュール生成手段と、

を備え、

前記アプリケーションプログラムの実行時に、実行しようとする処理の後続の処理の組み合わせに応じて、前記結合ハードウェアモジュールにより、前記プログラマブル論理回路を再構成することを特徴とする情報処理システム。

【請求項2】請求項1に記載の情報処理システムにおいて、

前記検出手段は、前記アプリケーションプログラム中で処理順序が連続する複数のハードウェアモジュールの組み合わせの前記プログラム中での出現頻度をも検出するものであり、

前記判定手段は、前記検出手段で検出された処理順序が連続する複数のハードウェアモジュールの組み合わせのうち、前記検出された出現頻度の高いものについて、その組み合わせによる結合回路が、前記プログラマブル論理回路に同時に構成可能かを判定することを特徴とする情報処理システム。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】この発明は、少なくとも処理の一部分を、回路構成を再構成できるプログラマブル論理回路で処理することが可能である情報処理システムに関するものである。

## 【0002】

【従来の技術】デジタル回路装置、特に特定用途向け集積回路(ASIC)の分野において、製品の開発期間を短縮するために、フィールドプログラマブルゲートアレイ(FPGA)やプログラマブルロジックデバイス(P

LD)などで構成されたプログラマブル論理回路が広く使われている。

【0003】これらのプログラマブル論理回路は、論理回路を記述する回路情報をこれらに読み込ませることで、内部の論理回路と論理回路間の結線を自由に構成することができる。このため、プログラマブル論理回路装置を用いることで、従来は回路設計の終了後に数週間から数か月を必要とした集積回路の作製時間が不要になるというメリットがある。特に、米国特許第4,700,187号の発明のような電氣的に再構成可能なプログラマブル論理回路装置は、一度作製した回路を必要に応じて自由に何度でも変更できるという利点があり、プログラマブル論理回路装置は、ますます広く使われるようになってきている。

【0004】ところで、最近の論理回路は複雑さが増し、一つのプログラマブル論理回路装置では実現できない規模にまで回路規模が大きくなっている。

【0005】この問題を解決するためのひとつの方法として、異なる時間に異なる論理回路を実現するためにプログラマブル論理回路を処理の途中で再構成することが提案されている。この方法を用いることにより、携帯情報端末のように、装置が小型であるため、内蔵できる回路規模に制約がある場合でも、様々な処理が比較的高速に行えるという利点がある。

【0006】しかし、プログラマブル論理回路を再構成するときには、回路全体の回路情報を再度読み込ませるため、再構成に時間がかかるという欠点がある。さらに、処理の途中で再構成することは、処理を一時中断し、その時のデータをプログラマブル論理回路の外部の記憶装置に待避させ、新たな回路情報を読み込んで再構成し、再構成前のデータと再構成に伴う新しいデータを入力するという余分な処理が必要で、データを出し入れする処理は冗長なものとなる。

【0007】この問題を解決するために、米国アトメル社の「CONFIGURABLE LOGIC」という名のデータブックに記載されているプログラマブル論理回路、および米国ザイリンクス社の「THE PROGRAMMABLE LOGIC」という名のデータブックに記載されているプログラマブル論理回路では、データを記憶するためのデータ記憶装置を有し、回路の動作中でも外部の記憶装置から回路情報の一部を読み込んで部分的に再構成を行うことで、再構成するための時間を最小に留めるようにしている。

【0008】以上のようなプログラマブル論理回路を用いて、高速かつ簡便に処理することができる計算機システムが、特開平6-301522号公報に開示されている。この計算機システムは、複数のプログラムを元に、プログラマブル論理回路上にハードウェアを構成する例である。これを、図17を参照しながら説明する。

【0009】すなわち、図17の従来例においては、計

## 3

算機で実行するソースプログラム1000は、回路構成を変更できない固定部と、プログラマブル論理回路のように回路構成を変更できる可変部とで構成される。ライブラリ1001には、固定部の構成に関する情報と、可変部が構成することができる回路の情報が格納されている。

【0010】コンパイラ1002は、ソースプログラム1000を解析し、ライブラリ1001を参照しながら、オブジェクトコードと、ハードウェア構成データに変換する。例えば、コンパイラ1002は、ソースプログラムのフロー解析を行い、関数の頻度を検出し、その検出した頻度に基づいて、呼び出し回数の多い関数をハードウェアで処理する関数として決定し、ハードウェア構成データ1003を作成し、出力する。

【0011】次に、コンパイラ1002は、ハードウェアで処理すると決めた部分を所定の可変部で処理することを示すコードを生成する。そして、このコードを、残りのソフトウェアで処理する部分に付加してオブジェクトコード1004を作成し、出力する。計算機1005は、固定部と、ハードウェア構成データにより構成された可変部とを用いて、オブジェクトコードに応じた処理を実行する。

【0012】このようにして、従来例1では、コンパイル時に呼び出し回数の多い関数をハードウェア化することにより処理全体の高速化を図っている。

## 【0013】

【発明が解決しようとする課題】上述した従来例のように、一般に、プログラマブル論理回路で実行する処理は、ひとつのプログラム内で、一つの処理と定められ、当該処理は、呼び出し回数の多い関数というように一元的に決められるものであって、プログラマブル論理回路で実行する処理による例えば関数演算が、ひとつのプログラム内で複数になる場合は、その関数の呼び出しごとに回路情報の再構成が必要である。

【0014】このようにプログラマブル論理回路で実行する処理を、関数の単位で決めて、プログラマブル論理回路に再構成する場合には、次のような問題がある。

【0015】すなわち、プログラマブル論理回路に再構成する回路情報のサイズは、関数の処理内容によって、小さいものから大きいものまで存在するが、呼び出す関数が頻繁に変わる場合に、それが小さいサイズの回路の連続でも、必ず、呼び出しのたびに、プログラマブル論理回路を再構成する期間が生じ、プログラム全体の処理速度の低下を招くという問題がある。

【0016】一方、動的に書換え可能なプログラマブル論理回路を利用して、すでに回路が構成されているプログラマブル論理回路の空いている領域に、別の回路情報を構成することもできる。しかし、この場合には、常にプログラマブル論理回路上の空き状況を調べてから追加再構成するか、全面再構成するかを決める処理が介在す

## 4

ることになり、やはりプログラム全体の処理速度の低下を招く問題がある。

【0017】この発明は、上述した従来技術の問題に鑑み、少なくとも処理の一部分が、プログラマブル論理回路で処理される情報処理システムにおいて、アプリケーションプログラムを高速に処理することができるプログラマブル論理回路の構成方法を提供することを目的とするものである。

## 【0018】

10 【課題を解決するための手段】上記課題を解決するため、この発明による情報処理システムは、アプリケーションプログラムにより実行される複数の処理の少なくとも一部分の処理を、プログラマブル論理回路で処理するものであって、前記処理を前記プログラマブル論理回路に再構成する回路情報で記述したハードウェアモジュールを、情報処理システム内記憶装置、または、ネットワーク上の記憶装置から取得して、前記プログラマブル論理回路に再構成するようにする情報処理システムにおいて、前記アプリケーションプログラム中で処理順序が連続する複数のハードウェアモジュールの組み合わせを検出する検出手段と、前記検出手段で検出された処理順序が連続する複数のハードウェアモジュールの組み合わせによる結合回路が、前記プログラマブル論理回路に同時に構成可能かを判定する判定手段と、前記判定手段で前記プログラマブル論理回路に同時に構成可能な、前記処理順序が連続する複数のハードウェアモジュールを結合して1つの新ハードウェアモジュールを生成し、前記情報処理システム内記憶装置に格納する結合ハードウェアモジュール生成手段と、を備え、前記アプリケーションプログラムの実行時に、実行しようとする処理の後続の処理の組み合わせに応じて、前記結合ハードウェアモジュールにより、前記プログラマブル論理回路を再構成することを特徴とする。

30 【0019】また、請求項2の発明は、請求項1に記載の情報処理システムにおいて、前記検出手段は、前記アプリケーションプログラム中で処理順序が連続する複数のハードウェアモジュールの組み合わせの前記プログラム中での出現頻度をも検出するものであり、前記判定手段は、前記検出手段で検出された処理順序が連続する複数のハードウェアモジュールの組み合わせのうち、前記検出された出現頻度の高いものについて、その組み合わせによる結合回路が、前記プログラマブル論理回路に同時に構成可能かを判定することを特徴とする。

## 【0020】

40 【作用】上述の構成の発明による情報処理システムにおいては、アプリケーションプログラム中で処理順序が連続する複数のハードウェアモジュールの組み合わせであって、その結合が領域的にプログラマブル論理回路に再構成可能な場合には、その複数のハードウェアモジュールが結合されて1つの新ハードウェアモジュールが予め

## 5

生成され、システム内記憶装置に格納される。

【0021】そして、アプリケーションプログラムの実行時には、連続する複数の処理の実行開始前に、その連続する複数の処理に対応する新ハードウェアモジュールがシステム内記憶装置から読み出されて、プログラマブル論理回路に再構成される。

【0022】したがって、複数の処理であっても、結合された新ハードウェアモジュールを用いる場合には、その複数の処理についてのプログラマブル論理回路の再構成は1回で良くなり、これにより、アプリケーションプログラムにより実行される全体の処理の中での再構成回数が少なくなり、処理時間の短縮化が図れる。

【0023】請求項2の発明の場合には、特に、連続する複数の処理の組み合わせの出現頻度が多いもの、つまり、繰り返し使用される組み合わせについて、新ハードウェアモジュールが生成されて、システム内記憶装置に格納されて、アプリケーションプログラムの実行時に利用されるので、再構成回数の削減効果が大きくなり、プログラマブル論理回路を効率良く使用した処理ができる。

【0024】

【発明の実施の形態】以下、この発明による情報処理システムの実施の形態を、図を参照しながら説明する。

【0025】この発明による、少なくとも処理の一部分が回路構成を再構成できるプログラマブル論理回路で処理される情報処理システムの実施の形態の主要な概念構成を図1に示す。

【0026】この実施の形態において、対象とするアプリケーションプログラム（以下の説明においては、単にプログラムという場合もある）100は、当該プログラムにより実行しようとする一連の処理を複数の処理に分離し、分離された各処理ごとにモジュールとして構成したものである。このモジュールを、この明細書では処理モジュールと称することとする。

【0027】この実施の形態においては、アプリケーションプログラム100は、その一部または全部の処理モジュールを、プログラマブル論理回路400によるハードウェア処理により行うように記述するものである。プログラマブル論理回路400で処理を行わない処理モジュールは、CPU500によるソフトウェア処理とされる。

【0028】プログラマブル論理回路に再構成する回路情報で記述したモジュール（この明細書では、このモジュールをハードウェアモジュールと称する）HMは、ネットワーク上の記憶装置200あるいは当該情報処理システム内の記憶装置に保存して用意する。

【0029】この例の場合、プログラム100は、図2に示すように、ヘッダ部HEDと、本体部PRGとからなり、本体部PRGには、プログラムが記述されている。そして、ヘッダ部HEDには、使用するハードウェア

## 6

アモジュールHMの識別符号が、その使用順に記述されている。また、各ハードウェアモジュールHMの識別符号に対応して、各ハードウェアモジュールHMのファイルサイズが記述されている。

【0030】このプログラム100に記述されているハードウェアモジュールHMの識別符号とファイルサイズの情報は、識別符号記録手段600に記録される。

【0031】ハードウェアモジュール取得手段300は、プログラム100中に記述されている識別符号IDを用いて、ハードウェアモジュールHMを、情報処理システム内またはネットワーク上の記憶装置200から取得する。そして、ハードウェアモジュール取得手段300は、取得したハードウェアモジュールHMによる回路をプログラマブル論理回路400上に再構成する。

【0032】そして、この実施の形態の場合、ハードウェアモジュール取得手段300は、アプリケーションプログラム100中で処理順序が連続する複数のハードウェアモジュールの組み合わせを検出する検出手段310と、この検出手段310で検出された処理順序が連続する複数のハードウェアモジュールの組み合わせによる結合回路が、プログラマブル論理回路400に同時に構成可能かを判定する判定手段320と、この判定手段320でプログラマブル論理回路400に同時に構成可能な、処理順序が連続する複数のハードウェアモジュールを結合して1つの新ハードウェアモジュールを生成し、情報システム内記憶装置200に格納する結合モジュール生成手段330とを備える。

【0033】これら検出手段310、判定手段320および結合モジュール生成手段330は、ハードウェアモジュール取得手段300において、プログラム実行前の前処理として機能する。

【0034】検出手段310は、この例の場合には、プログラム100のヘッダ部HEDの識別符号IDの並び順により、処理順序が連続する複数のハードウェアモジュールの組み合わせを検出する。

【0035】判定手段320は、検出手段310で検出された連続する複数のハードウェアモジュールの組み合わせによる結合回路が、プログラマブル論理回路400に同時に構成可能かを、ヘッダ部HEDのファイルサイズと、プログラマブル論理回路400のコンフィギュレーションメモリ領域とから判定する。

【0036】結合モジュール生成手段330は、判定手段320でプログラマブル論理回路に再構成可能なサイズの結合モジュールのみを生成する。そして、結合モジュール生成手段330は、生成した結合モジュールについて、新しい識別符号を付与し、その識別符号を識別符号記録手段600に記録する。

【0037】そして、ハードウェアモジュール取得手段300は、この前処理において生成された結合モジュールをも用いて、識別符号記録手段に記録されている識別

符号に対応するハードウェアモジュールを、システム内記憶装置またはネットワーク上の記憶装置200から取得して、プログラマブル論理回路400の再構成を実行する。そして、そのプログラマブル論理回路400に構成された回路を用いられて、処理が実行される。

【0038】【実施の形態のハードウェア構成例】図3は、この発明の第1の実施の形態の情報処理システム10のハードウェア構成例を示すブロック図である。この実施の形態の情報処理システム10においては、CPU11のホストバス11Bに、チップセット12に含まれるメモリコントローラ（図示せず）を介して、例えばDRAMで構成されるメインメモリ13が接続される。

【0039】ホストバス11Bは、また、チップセット12に含まれるホスト-PCIバスブリッジ（図示せず）を介して、PCIバス14に接続される。PCIバス14には、プログラマブル論理回路インターフェース15を介してプログラマブル論理回路16と、ハードディスクインターフェース17を介してハードディスクドライブ18と、通信インターフェース19とが接続される。

【0040】通信インターフェース19は、LANやインターネットなどのネットワーク20を介して、プログラマブル論理回路16に再構成される回路情報が格納されている記憶装置（サーバ）21に接続される。

【0041】ハードディスクドライブ18により読み書きされるハードディスクには、アプリケーションプログラムが格納されている。また、アプリケーションプログラムは、ネットワーク20上の記憶装置に格納されている場合もある。

【0042】また、ハードディスクドライブ18のハードディスクやメインメモリ13には、ネットワーク20上の記憶装置21から取得されたハードウェアモジュールHMが格納される。また、前述したように生成された結合モジュールも、ハードディスクドライブ18のハードディスクやメインメモリ13に記憶される。すなわち、ハードディスクドライブ18やメインメモリ13は、システム内記憶装置を構成する。

【0043】この実施の形態では、ハードウェアモジュール取得手段300が、図3で示した情報処理システム10のOSのひとつの機能としてソフトウェア的に実装される。また、識別符号記録手段600は、ハードディスクドライブ18やメインメモリ13で構成される。

【0044】次に、プログラマブル論理回路16の構造を図4に示す。プログラマブル論理回路16は、図5に示すように、回路情報を格納するためのコンフィギュレーションメモリ160と、論理セル161と、配線領域162と、入出力端子163とで構成される。

【0045】コンフィギュレーションメモリ160は、論理セル161内および配線領域162内のSRAM、DRAMなどの書き換え可能なメモリ素子で構成されて

いる。コンフィギュレーションメモリ160にアドレスADRが与えられて、新しい回路情報のデータDAが格納されると、この回路情報に従って、論理セル161内の回路構成と、論理セル161および入出力端子163を相互に接続する配線領域162の接続状態が再構成される。この一連の動作をコンフィギュレーションと呼ぶ。コンフィギュレーションメモリ160の一部分を書き換えることで、プログラマブル論理回路が動作中であっても、回路を部分的に再構成することができる。

【0046】図5に示すように、プログラマブル論理回路16に再構成されて形成された回路素子164に、処理すべきデータが入力され、また、その処理結果が出力される。

【0047】【この発明の実施の形態による処理の説明】図6は、この発明の実施の形態における基本的な処理の流れを示すフローチャートである。

【0048】実際のアプリケーションプログラムの実行に先立ち、ハードウェアモジュール取得手段300は、コンフィギュレーションデータ前処理のルーチンR100を実行する。

【0049】まず、図2に示したようにプログラム100内のヘッダ部HEDに記述されているハードウェアモジュールHMの識別符号IDと、そのハードウェアモジュールの回路規模を表すファイルサイズデータが読み込まれ、当該アプリケーションプログラムで使用される、プログラマブル論理回路16上に構成する必要のあるハードウェアモジュールHMのすべてが、ハードウェアモジュール取得手段300で認識される（ステップS101）。

【0050】次に、構成すべき複数ハードウェアモジュールHMの2つ以上の組合せを全て算出し、それぞれの組合せのハードウェアモジュールのサイズデータの合計と、プログラマブル論理回路に搭載し得る最大回路規模とを比較して、その組み合わせのハードウェアモジュールがプログラマブル論理回路に搭載可能かどうかを判断する（ステップS102）。

【0051】図7は、処理順序が連続する結合可能なハードウェアモジュールの組み合わせ、およびその結合後のサイズがプログラマブル論理回路に搭載可能かどうかの情報として、ステップS102で算出された結合可能テーブルTBL1の例を示すものである。

【0052】図7において、アプリケーションプログラムで必要とするハードウェアモジュールHMの数がN個とすると、連続する組合せは、2個のハードウェアモジュールの組み合わせからN個のハードウェアモジュールの組み合わせまで考えられる。なお、処理の目的に応じてハードウェアモジュールの実行順序が定型化している場合は、検索するこれらの組み合わせの種類を限定してもよい。

【0053】それぞれの連続する組み合わせのハードウ

エアモジュール個数（図7の連続数）に対し、ハードウェアモジュールの識別符号（図の例では、A、B、C、D、…）を用いて組み合わせ名を表現している。そして、あらかじめプログラム100から取得したハードウェアモジュールHMのデータサイズから、結合した場合のデータサイズを算出し、その結合後のデータサイズと、プログラマブル論理回路上に搭載できる最大サイズとを比較して、その比較結果を、プログラマブル論理回路に搭載できるか否かの情報として結合可能テーブルTBL1に記載している。

【0054】この図7の結合可能テーブルTBL1においては、プログラマブル論理回路に搭載できるか否かの情報としては、結合後のデータサイズが、プログラマブル論理回路上に搭載できる最大サイズより小さいならば、その組み合わせのハードウェアモジュールは同時にプログラマブル論理回路上に搭載可能と判断して、図7では「○」印で示すような判断情報を記録する。また、結合後のデータサイズが、プログラマブル論理回路上に搭載できる最大サイズより大きいならば、その組み合わせのハードウェアモジュールは同時にプログラマブル論理回路上に搭載不可能と判断して、図7では「×」印で示すような判断情報を記録する。

【0055】図7では、ハードウェアモジュールの識別符号をA、B、C、D、Eの5種とし、AB、AC、ABCの組み合わせは同時に搭載可能だが、AD、AE、ABEといった組み合わせは同時に搭載できないと判断されている。

【0056】以上のような、結合可能な組み合わせ算出処理が終了すると、次に、実行処理を行うアプリケーションプログラム中で、プログラマブル論理回路によって処理を行う部分の処理順序を解析し、ループの回数なども含めて連続するハードウェアモジュール処理順序の組み合わせを抽出して、その組み合わせの出現頻度を算出する（ステップS103）。

【0057】この算出結果の頻度テーブルTBL2の例を図8に示す。この図8の頻度テーブルTBL2は、プログラム中から抽出された組み合わせを、頻度の高い順に並び替えたものである。この図8の例では、例えば、ABという順序の組み合わせ処理がアプリケーションプログラム中で100回出現し、ACという順序の組み合わせ処理がアプリケーションプログラム中で100回出現していることを示している。

【0058】次に、出現頻度の高い処理順序の組み合わせから順に、先に算出したプログラマブル論理回路上に同時に搭載可能なハードウェアモジュールの組み合わせと照合し、その組み合わせのハードウェアモジュールが搭載可能なら、そのハードウェアモジュールの回路構成データを結合し（ステップS104）、ひとつのコンフィギュレーションデータとして情報処理システム内の記憶装置に記憶し、新規な識別符号を与えてその識別符号

は識別符号記録手段600に記録する（ステップS105）。以上で、前処理のルーチンR100が終了する。

【0059】図9は、ステップS104のハードウェアモジュールの結合処理ルーチンの詳細例を示すフローチャートである。

【0060】すなわち、このルーチンにおいては、まず、一連の繰り返し処理数をカウントする変数*i*が初期化される（ステップS301）。次に、プログラムから抽出した処理順序が連続するハードウェアモジュールの組み合わせごとの出現頻度の情報として、ステップS103で算出した図8に示したような頻度テーブルTBL2に基づき、その*i*番目の頻度の組み合わせは結合可能かどうかについて、ステップS102で算出した結合可能テーブルTBL1と逐次照合を行う（ステップS302）。

【0061】結合可能と判定された場合は、実際の結合処理を行う（ステップS303）。通常、プログラマブル論理回路のコンフィギュレーションデータは、チップ内部の論理セルの配置に対応して、アドレスとデータという組み合わせの一連のストリームという形式であり、ハードウェアモジュールの結合処理は、アドレスの相対化を行い、それぞれのモジュールで使用する論理セルが重複しないよう配置変更を行うことで施される。

【0062】結合したハードウェアモジュールには新規に識別符号を与え、その結合ハードウェアモジュールのデータは、システム内記憶装置に記憶し、その識別符号は識別符号記録手段600に記録されて、ハードウェアモジュール取得手段300によって、その管理下に置かれる。

【0063】*i*番目の頻度の組み合わせが、結合不可能な時は、結合処理を行わず、それぞれ単独のハードウェアモジュールとして利用することとする。

【0064】次に、繰り返しの変数*i*をカウントアップし（ステップS304）、*i*+1番目の頻度の組み合わせの結合の処理を、上述した*i*番目の処理と同様行い、*n*番目の頻度の組み合わせまで処理を繰り返す。

【0065】以上のようにして、結合可能なハードウェアモジュールは結合され、新しいハードウェアモジュールのセットを使つてのアプリケーションプログラムの実行が開始される。

【0066】アプリケーションプログラムの実行が開始され、プログラマブル論理回路の処理が呼ばれると、ハードウェアモジュール300は、コンフィギュレーション実行ルーチンR200の処理を開始する。

【0067】すなわち、コンフィギュレーション実行ルーチン200においては、アプリケーションプログラムにより、プログラマブル論理回路で実行すべき処理モジュールが呼ばれるごとに、ハードウェアモジュール取得手段300は、プログラマブル論理回路に、その処理モジュールを実行するためのハードウェアモジュールに



よる回路が構成されているかを確認した上で、必要なハードウェアモジュール（結合モジュールを含む）を取得し、プログラマブル論理回路上に再構成する（ステップS201）。

【0068】この場合に、アプリケーションプログラムの実行に先立ち、前述したように、実行処理を行うアプリケーションプログラム中で、プログラマブル論理回路によって処理を行う部分の処理順序が解析されているので、プログラマブル論理回路で実行すべき処理モジュールが呼ばれたときには、前記の予め解析されている、その後の処理順序と、新規に生成された結合モジュールの情報とをも参照して、その時に取得するハードウェアモジュールを決定するようにする。この決定は、識別符号により行う。

【0069】なお、使用できる結合モジュールがないときには、単独のハードウェアモジュールを用いてコンフィギュレーションを行って処理を実行するのはいうまでもない。

【0070】そして、コンフィギュレーションのステップS201においては、ハードウェアモジュール取得手段300は、識別符号記録手段600に記録されている、先に、プログラム100から読み込まれた識別符号、また、ハードウェアモジュールの結合によって新規に生成した識別符号のうちの、前記決定された識別符号に対応するハードウェアモジュールの回路情報を、システム内の記憶装置またはネットワーク上の記憶装置から取得する。そして、その取得したハードウェアモジュールの回路情報を、プログラマブル論理回路のコンフィギュレーションメモリに転送し、コンフィギュレーションを実行して、コンフィギュレーションの完了をOS（CPU）に通知する。

【0071】コンフィギュレーションの完了通知があると、プログラマブル論理回路によるハードウェア処理のシーケンスを実行する（ステップS202）。そして、以上の処理をアプリケーション終了まで繰り返す（ステップS203）。

【0072】なお、結合モジュールが選択されたときには、プログラマブル論理回路で実行すべき処理モジュールが呼ばれたときには、既に結合モジュールとしてプログラマブル論理回路に構成されている場合もある。その場合には、ハードウェアモジュール取得手段300は、ハードウェアモジュールの取得およびコンフィギュレーションを実行することなく、コンフィギュレーションの完了をOSに通知する。

【0073】〔実施の形態における処理の具体例〕図10は、この発明の実施の形態におけるコンフィギュレーションと、ハードウェア実行シーケンスを示す模式図である。図10（B）が、この発明の実施の形態の実行シーケンスを示すものである。図10（A）は、結合したハードウェアモジュールを使用せずに、プログラム10

0に記述された個々のハードウェアモジュールのみで処理を実行する場合の実行シーケンスを示すもので、これは、この発明の実施の形態の処理との比較例である。

【0074】図10の処理の例では、ハードウェアモジュールの処理順序を、 $A \rightarrow B \rightarrow A \rightarrow B \rightarrow C \rightarrow D \rightarrow A \rightarrow C \rightarrow A \rightarrow C \rightarrow A \rightarrow C$ としている。

【0075】図10（A）の比較例では、まず、ハードウェアモジュールAをプログラマブル論理回路にコンフィギュレーションし、このハードウェアモジュールAを用いて処理を実行する。

【0076】次に、アプリケーションプログラムは、処理Bのハードウェアモジュールを要求し、現状のプログラマブル論理回路の構成状態で処理Bのハードウェアモジュールが追加搭載可能かどうか、空き状況をチェックする。ここでは、追加搭載構成可能と判断されるので、処理Bのハードウェアモジュールをコンフィギュレーションした後、再構成された回路を用いて処理を実行する。

【0077】続く処理Aおよび処理Bのハードウェアモジュールは、既にプログラマブル論理回路に構成されているので、コンフィギュレーションを行うことなく処理の実行ができる。

【0078】以下、同様にして、ハードウェアモジュール処理要求が発生するたびに、プログラマブル論理回路上に存在するハードウェアモジュール識別番号のチェックおよび空き状況のチェックと、追加再構成か全面再構成かを判断しながら処理が継続する。

【0079】これに対して、この発明の実施の形態では、図10（B）に示すように、 $A \rightarrow B$ 、 $A \rightarrow B \rightarrow C$ 、 $A \rightarrow C$ という処理が連続しており、かつ、同時に、それらの結合ハードウェアモジュールは、プログラマブル論理回路上に搭載できることがわかるので、結合したコンフィギュレーションデータを用いて連続する処理の最初に1回だけコンフィギュレーションを行う。

【0080】また、プログラマブル論理回路上の空き状況のチェックは、この発明の実施の形態では、ハードウェアモジュールを結合する処理の段階で調べているため、コンフィギュレーションの直前に行う必要がない。コンフィギュレーションデータは、各々の処理の時点で、常に、プログラマブル論理回路上の空き状況を最小にするよう結合してある。

【0081】アプリケーションプログラムからハードウェアモジュールを使って処理する際は、対応するハードウェアモジュール部分のみ動作させて実行する。その他のハードウェアモジュールはアイドル状態となっている。

【0082】〔処理の実施例〕次に、この発明の実施の形態を画像処理に適用した実施例を説明する。

【0083】画像処理のひとつである空間フィルタ処理は、単位画素から構成される画像ファイルの単一もしくは

は複数画素に対して演算を行う。これは、ある画素（データ $x_{1,m}$ ）の近傍の画素（データ $p_{1,m}$ ）に、マスクデータ $filter_{1,m}$ を掛けて足し合わせ、係数 $N$ を乗じたものを処理後の画素値 $x_{1,m}$ として得る処理として、次の式（1）のように表すことができる。ここで、マスクデータ $filter_{1,m}$ や係数 $N$ の値を変えることにより、空間フィルタは様々な処理を実行することが可能である。

【0084】

【数1】

$$x_{1,m} = N \sum_{l=1}^{l+1} \sum_{m=1}^{m+1} p_{1,m} \times filter_{1,m}$$

.....式（1）

【0085】以下に説明する実施例では、2種の画像フィルタを用いた画像処理を行う例である。まず、それら画像フィルタについて説明する。

【0086】図11は、2次微分によりエッジを検出するLaplacianフィルタと呼ばれる画像フィルタに原画像を加えたマスクデータである。このフィルタ処理を施すことにより、画像の輪郭強調を行うことができる。

【0087】図12は、図11のLaplacianフィルタ処理を実現するソフトウェアを記述したルーチンSmXYZ001のプログラム例を示すものである。また、図13は、図11のLaplacianフィルタ処理を実現するハードウェアモジュールHmXYZ001の回路例を示すものである。

【0088】図12は、Laplacianフィルタ処理によって画像の輪郭強調を行うCプログラムの一例である。演算を施す元の画像データ $p[l][m]$ に対し、for文を用いた二重ループ構成によって、あらかじめ図11に示すフィルタ係数を代入した配列 $filter[l][m]$ を乗算し累積するものである。

【0089】図13は、ハードウェアによるLaplacianフィルタの回路構成の一例である。まず、元の画像データの演算する単位領域から、データストリーム

$$x(1, m) = a \times p(1, m) + b \quad \text{式（2）}$$

図15は、階調変換を実現する回路の一例である。この例では、ルックアップテーブル（LUT）方式を用いている。すなわち、入力 $IN$ に対し、テーブル60を参照して、前記式（2）に対応する値 $OUT$ を出力する。

【0096】テーブル60は、SRAMやROMなどのメモリ回路でテーブルデータをあらかじめ設定することで実現することができる。また、式（2）に従った入出力の真理値表を作って、アンドゲート、オアゲート、イクスクルーシブオアゲートなどの基本的ロジックゲートで、回路を構成することでテーブルを実現することもできる。

【0097】この線形変換の動作は、元の画像データが

として、例えば、 $p[l][m]$ 、 $p[l-1][m]$ 、 $p[l][m-1]$ 、 $p[l][m+1]$ 、 $p[l+1][m]$ を構成し、時系列的にハードウェアモジュールの入力端 $IN$ へ入力する。

【0090】4クロックによって、前記のデータストリームを入力した時点で、画像データ $p[l][m]$ 、 $p[l-1][m]$ 、 $p[l][m-1]$ 、 $p[l][m+1]$ 、 $p[l+1][m]$ が、それぞれレジスタ44、43、42、41の出力端34、33、32、31および入力端 $IN$ に現れている。そして、このとき、加算器45、46および47による演算によって、加算器47の出力端38には、

$$p[l-1][m] + p[l][m-1] + p[l][m+1] + p[l+1][m]$$

が出力されている。

【0091】一方、シフトレジスタ50により、その入力データが2ビット左シフトされることで、このシフトレジスタ50の出力端37には、

$$4 \times p[l][m]$$

が出力される。

【0092】そして、減算器48により、シフトレジスタ50の出力端37のデータと、加算器47の出力端38のデータとの減算が行われ、この減算器48の出力端39には、

$$4 \times p[l][m] - (p[l-1][m] + p[l][m-1] + p[l][m+1] + p[l+1][m])$$

が出力され、さらに加算器49により、この出力端39の出力データに、レジスタ44の出力端34の出力データ $p[l][m]$ が加算されることで、エッジ強調出力が $OUT$ に得られる。

【0093】次に、図14および図15は、画像の単一画素の階調変換を行うフィルタを実現するソフトウェアで記述したルーチンSmPQR001のプログラム例と、ハードウェアモジュールHmPQR001の回路例を示す。このフィルタ処理を施すことにより、画像の濃度分布を変換してコントラストなどを補正することができる。

【0094】図14は、C言語で記述したルーチンの一例であり、次の式（2）で示す階調変換を用いている。

【0095】

式（2）

ら、画素データ $p[l][m]$ を、順次、入力データ $IN$ としてハードウェアモジュールに転送し、この入力データに対する出力データ $OUT$ をテーブル60を参照して求め、出力するものである。

【0098】次に、図16に、この実施例で示した2つの画像フィルタを連続して処理することにより、画像のコントラストを上げ色調補正をするという画像処理アプリケーションを実現する例のフローチャートを示す。

【0099】まず、最初に、スキャナを使って、画像の読み取りに必要な解像度と階調数で紙文書を読み取り、画像データとして蓄積する（ステップS401）。画像データは、例えば縦×横＝ $L \times M$ 画素のRGB画像とす



る。この場合、画像データは、Rプレーン、Gプレーン、Bプレーンのそれぞれにおいて、処理が行われる。

【0100】蓄積された画像データは、前述の実施例で述べたLaplacianフィルタにより、同じハードウェアモジュールでR1, G1, B1, R2, G2, B2…の順でエッジ強調処理を行う(ステップS402)。

【0101】つぎに、前述の実施例で述べた階調変換フィルタによって、L×M画素のそれぞれについて、Rプレーン、Gプレーン、Bプレーンのそれぞれにおいて、階調補正を行う(ステップS403～S411)。

【0102】この場合、適正な色バランスを持った画像に仕上げるために、通常、R, G, Bの各色ごとに異なる階調変換カーブを使うので、異なるハードウェアモジュールにより、やはり、R1, G1, B1, R2, G2, B2…の順で各画素の階調変換処理を行う。

【0103】階調変換処理は、回路規模的に比較的小さいものなので、各色の階調変換処理ハードウェアモジュールは、3つが同時にプログラマブル論理回路に搭載可能である。したがって、前述のようにして、予めハードウェアモジュールが結合された後、各画素の階調変換が行われるものである。

【0104】以上のように、上述の実施例では、結合モジュールにより処理が行われるため、R, G, B階調変換用のハードウェアモジュールのコンフィギュレーションは、一回でよく、全ての画素の処理の処理を高速に終了して、コントラストが高く色バランスのよい画像が、高速に得られる。

【0105】なお、上述の実施の形態では、プログラムのヘッダ部にハードウェアモジュールの識別符号と、それぞれのサイズの情報を記述するようにしたが、アプリケーションプログラムを解析することで、それらを検出するようにしてもよい。

【0106】また、前処理ルーチンとしての組み合わせ検出および結合処理は、アプリケーションプログラム上に記述しておいてもよい。

【0107】

【発明の効果】以上説明したように、この発明によれば、少なくとも処理の一部分が回路構成を再構成できるプログラマブル論理回路で処理される情報処理システムにおいて、アプリケーションプログラム中で順序が連続するハードウェアモジュール処理のうちプログラマブル論理回路に同時に回路を再構成できるものを、ひとつのコンフィギュレーションデータに結合することにより、アプリケーション全体の処理時間のうち回路を再構成する時間を最小にすることができ、情報処理システムの最高の処理能力を発揮することが可能となる。

【図面の簡単な説明】

【図1】この発明による情報処理システムの実施の形態の概念構成を示すブロック図である。

【図2】この発明による情報処理システムの実施の形態で用いるアプリケーションプログラムの一例を説明するための図である。

【図3】この発明による情報処理システムの実施の形態のハードウェア構成例を示す図である。

【図4】プログラマブル論理回路の一例を説明するための図である。

【図5】プログラマブル論理回路の一例を説明するための図である。

【図6】この発明による情報処理システムの実施の形態の主要な処理動作を説明するためのフローチャートである。

【図7】この発明による情報処理システムの要部の動作を説明するために用いる図である。

【図8】この発明による情報処理システムの要部の動作を説明するために用いる図である。

【図9】図7の一部の処理ルーチンを説明するためのフローチャートである。

【図10】この発明による情報処理システムの処理の具体例の実行シーケンスを示す図である。

【図11】この発明による情報処理システムの処理の具体例で用いるハードウェアモジュールの一つを説明するための図である。

【図12】図11のハードウェアモジュールをソフトウェアで記述したときの例を示す図である。

【図13】図11のハードウェアモジュールでプログラマブル論理回路に構成される回路例を示す図である。

【図14】この発明の実施の形態で用いるハードウェアモジュールの他の一つを説明するための図である。

【図15】図15のハードウェアモジュールでプログラマブル論理回路に構成される回路例を示す図である。

【図16】この発明の実施の形態が適用される画像処理の流れを示すフローチャートである。

【図17】従来の情報処理システムの一つを説明するための図である。


【符号の説明】

- 10 情報処理システム
- 11 CPU
- 12 チップセット
- 13 メインメモリ
- 14 バス
- 15 プログラマブル論理回路インターフェース
- 16 プログラマブル論理回路
- 17 ハードディスクインターフェース
- 18 ハードディスクドライブ
- 19 通信インターフェース
- 20 ネットワーク
- 21、22、23 ネットワーク上の記憶装置
- 100 アプリケーションプログラム
- 160 コンフィギュレーションメモリ


17

- 200 ネットワーク上の記憶装置  
 300 ハードウェアモジュール取得手段  
 310 検出手段  
 320 判定手段

【図1】




【図3】




18

- 330 結合モジュール生成手段  
 400 プログラマブル論理回路  
 500 CPU  
 600 識別符号記憶手段


【図2】




【図4】



【図5】



【図6】



【図7】

TBL1  
結合可能テーブル

| 連続順 | No. | 組み合わせ名 | 結合後サイズ<最大搭載規模? |
|-----|-----|--------|----------------|
| 2   | 1   | AB     | ○              |
|     | 2   | AC     | ○              |
|     | 3   | AD     | ×              |
|     | 4   | AE     | ×              |
| ... | ... | ...    | ...            |
| 3   | 1   | ABC    | ○              |
|     | 2   | ABD    | ×              |
|     | 3   | ABE    | ×              |
| ... | ... | ...    | ...            |

【図11】

1 →

|    |    |    |
|----|----|----|
| 0  | -1 | 0  |
| -1 | 5  | -1 |
| 0  | -1 | 0  |

m ↓

$p_{l,m}$

$x_{l,m}$

【図12】

```

int SmXYZ001(int p)
{
  int filter[3][3] = {0, -1, 0, -1, 5, -1, 0, -1, 0};
  x=0;
  for(i=-1; i<=+1; i++){
    for(m=-1; m<=+1; m++){
      x+=p[i][m]*filter[i][m];
    }
  }
  return x;
}

```

【図14】

```

int SmPQR001(int p)
{
  y=f(p[1][m])
  return y;
}


```

【図8】


TBL2  
頻度テーブル

| No. | 組み合わせ名 | 頻度  |
|-----|--------|-----|
| 1   | AB     | 100 |
| 2   | AC     | 40  |
| 3   | ABD    | 10  |
| 4   | ABC    | 5   |
| ... | ...    | ... |
| n   |        |     |


【図9】




【図15】




【図10】



【図13】



【図17】



【図16】

